book cover
Type Book
ชื่อเรื่องVerilog HDL : digital design and modeling / Joseph Cavanagh
ผู้แต่งCavanagh, Joseph
ISBN1420051547 (alk. paper)
 1420051547 (hbk.)
 9781420051544 (alk. paper) : ฿3735.00
 9781420051544 (hbk.)
 1420051547
 9781420051544
พิมพลักษณ์Boca Raton, Fla. : CRC Press, c2007
รูปเล่มxviii, 900 p
ลิงค์Contents.
หัวเรื่องDigital electronics
 Logic circuits
 Logic circuits --Computer-aided design []
 Verilog (Computer hardware description language)

1
 มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

แขวง วงศ์สว่าง เขต บางซื่อ กรุงเทพมหานคร 10800

Loading items...

2
 มหาวิทยาลัยรามคำแหง

ถนนรามคำแหง แขวงหัวหมาก เขตบางกะปิ กรุงเทพมหานคร 10240

Loading items...

3
 มหาวิทยาลัยเกษตรศาสตร์

50 ถนนงามวงศ์วาน แขวงลาดยาว เขตจตุจักร กรุงเทพฯ 10900

Loading items...

4
 มหาวิทยาลัยเทคโนโลยีสุรนารี

111 ถ.มหาวิทยาลัย ต.สุรนารี อ.เมือง จ.นครราชสีมา 3000

Loading items...

5
 มหาวิทยาลัยราชภัฏเชียงใหม่

202 ถ.ช้างเผือก ต.ช้างเผือก อ.เมือง จ.เชียงใหม่ รหัสไปรษณีย์ 50300

Loading items...

6
 มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

126 ถนนประชาอุทิศ แขวงบางมด เขตทุ่งครุ กรุงเทพฯ 10140

Loading items...


© 2013-2019 UCTAL. All Rights Reserved.
สนับสนุนโดย สำนักงานบริหารเทคโนโลยีสารสนเทศเพื่อพัฒนาการศึกษา กระทรวงการอุดมศึกษา วิทยาศาสตร์ วิจัยและนวัตกรรม ThaiLIS | Power by สำนักงานบริหารเทคโนโลยีสารสนเทศเพื่อพัฒนาการศึกษา