| Type |  Book |
| ชื่อเรื่อง | Formal verification : an essential toolkit for modern VLSI design / Erik Seligman, Tom Schubert and M.V. Achutha Kiran Kumar |
| ผู้แต่ง | Seligman, Erik |
| ISBN | 0128007273 (pbk.) |
| | 9780128007273 |
| | 9780128007273 (pbk.) |
| พิมพลักษณ์ | Amsterdam : Elsevier, c2015 |
| | Waltham, MA : Elsevier, 2015 |
| รูปเล่ม | xvii, 353 p. : ill |
| ลิงค์ | Content |
| | Sample Text |
| | Cover |
| | COMPUTER FILE |
| | Ebook from ScienceDirect |
| หัวเรื่อง | ELECTRONIC CIRCUITs --TESTING [] |
| | INTEGRATED CIRCUITS --VERY LARGE SCALE INTEGRATION --DESIGN AND CONSTRUCTION [] |
| | VERILOG (COMPUTER HARDWARE DESCRIPTION LANGUAGE) |